cara membuat meja 3D blender app

Membuat Meja Sederhana Menggunakan Aplikasi Blender 3 Dimensi

            Pada pembahasan sebelumnya saya telah menjelaskan bagaimana cara membuat gambar anaglyph di blender. namun dalam pembahasan kali ini saya coba untuk membuat Sebuah Object yaitu Membuat Meja Menggunakan Aplikasi Blender.

1.         pastinya aplikasi Blender tersebut sudah terinstal di Laptop/PC sobat. Untuk cara Instal-nya klik Disini

2.         klik File - New, atau bisa menekan tombol di keyboard, ctrl+n. dan akan menampilkan seperti gambar :

            Setelah masuk pada aplikasi blender tersebut, pada gambar diatas adalah gambar berbentuk kubus. Dimana kubus tersebut menjadi bahan dasar untuk membuat meja. Seleksi pada object kubus tersebut (klik kanan mouse) - Klik S pada keyboard, lalu atur arah searah sumbu X/Y/Z (sambil menekan scroll pada mouse dan arahkan sesuai sumbu).

            Agar kubus tersebut menjadi pipih dan panjang gunakan S+Z dan S+Y untuk melebarkan object tersebut, hingga seperti papan. Sesuaikan dengan selera sobat. Maka saya contohkan seperti gambar dibawah :

3.         Setelah itu kita mulai untuk mengedit papan tersebut, untuk masuk ke “edit mode” tekan “Tab” pada keyboard hingga object tersebut berwarna kuning seperti gambar di bawah :

 Z                    

4.         lalu kita buat garis untuk memudahkan membuat kaki-kaki meja yang akan dibuat. Awalnya kita buat garis searah dengan sumbu Z dengan menekan di keyboard ctrl+r lalu gunakan Scroll pada mouse untuk membentuk garis berwarna ungu-nya, setelah selesai ketik enter pada keyboard.

            Buat lagi dengan searah sumbu Y dengan perintah yang sama (ctrl+r) + scroll mouse. Maka akan seperti gambar dibawah :

5.         untuk membuat kaki meja-nya, kita harus menyeleksi dulu bagian yang di pilih menggunakan “Face Select” (ctrl+tab – face Select) atau Lihat pada gambar dibawah :

            Lalu sobat arahkan kebawah bagian object, (menahan tombol scroll pada mouse+arahkan mouse kebawah object). Setelah itu seleksi setiap sudut object untuk membuat kaki mejanya dengan menggunakan perintah tekan Shift + klik kanan mouse maka akan menampilkan gambar seperti ini :

 6.        Setelah sudut bagian bawah terseleksi saat-nya untuk menarik bagian yang terseleksi tersebut dengan menekan huruf “e” sekali saja pada keyboard. Dan sesuaikan tingginya dengan keinginan sobat. Maka gambarnya akan seperti ini :

Dan kaki meja pun sudah jadi….

dan kita kembalikan lagi pada “Object Mode” dengan menekan tombol “Tab” pada keyboard.

6.         Setelah itu kita beri wana pada object dan background-nya agar terlihat cantik dan indah setelah direndering, dengan cara klik “World” yang berada di kanan layar (yang bergambar bola dunia). Lihat gambar dibawah untuk lebih jelasnya :

            Dan jangan lupa kita atur pencahayaannya.

NB : Dan cara merubah sudut pandang kameranya dengan cara tekan Numpad 0 – pada garis garis putus klik kanan (maka akan berubah menjadi warna kuning) – dan tekan shift+f (pada keyboard)

7.         dan langkah selanjutnya adalah kita render, yaitu kita jadikan object tersebut terlihat seperti nyata / 3 Dimensi. Untuk merender klik Render – Render Image, atau jika ingin cepat ketik F12 pada keyboard. Tunggu beberapa saat dan jenjreenng.. hasilnya akan seperti gambar dibawah..

Setelah itu kita save ctrl+s pada keyboard, ctrl+w untuk menimpa save-an sebelumnya.

NB :  tekan “Esc” pada keyboard untuk keluar dari hasil setelah di render, “F12” untuk melihat lagi hasil yang telah dirender.

Read More

Rangkaian Flip-Flop (D-FF, RS-FF dan JK-FF)

Rangkaian Flip-Flop (D-FF, RS-FF dan JK-FF)

Pengertian FLIP-FLOP

• flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan.
• Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial.
• Nama lain dari flip-flop adalah multivibrator bistabil.

Jenis- Jenis  Flip-flop

• D-FF
• RS-FF
• JK-FF

1.     D-FF

D FF (Data atau Delay Flip-Flop) adalah Flip-Flop yang hanya terdiri dari sebuah input, yaitu D, sepasang output yang nilainya berlawanan, yaitu Q dan Q’, dan sepasang feedback. Selain itu, D FF juga dilengkapi dengan bit CLK atau Clock sebagai input. .

Clock ini memberikan izin, kapan saatnya nilai output boleh berubah. Ringkasnya, nilai output Q akan selalu sama dengan D dan perubahan nilai output hanya bisa terjadi jika diizinkan oleh kondisi clock.

Ada 4 macam kondisi clock, yaitu

• HIGH clock, yaitu saat nilai CLK = 1 atau HIGH.
• LOW clock, yaitu saat nilai CLK = 0 atau LOW.
• Positive Edge atau Rising Edge clock, yaitu saat transisi nilai CLK dari LOW ke HIGH atau dari 0 ke 1.
• Negative Edge atau Falling Edge clock, yaitu saat transisi nilai CLK dari HIGH ke LOW atau dari 1 ke 0.

Berikut gambarnya:

Gambar 8.3. D-FF dengan HIGH clock. (a) Rangkaian, (b) Tabel Kebenaran (c) Simbol

Pada gambar 8.3 dapat dilihat Rangkaian, Tabel Kebenaran dan Simbol D-FF. Nilai output tetap selama CLK = 0. Nilai output akan sama dengan input D saat CLK = 1. Sedangkan gambar 8.4 adalah contoh D-FF yang dilengkapi Rising Edge Clock, nilai outputnya diizinkan berubah hanya saat CLK transisi dari LOW ke HIGH seperti dapat dilihat pada tabel kebenaran dalam gambar 8.4.b.

 Gambar 8.4. D-FF dengan Rise Clock. (a) Rangkaian, (b) Tabel Kebenaran (c) Simbol

Terkait implementasinya, biasanya D-FF dikemas dalam IC yang berisi 8 Flip-Flop, misalnya IC yang Tabel Kebenaran dan Simbolnya dapat dilihat pada gambar 8.5. Inputnya terdiri dari MR (Master Reset), CP (Clock Pulse) dan 8-bit D_n (D₀ sampai D₇). 

Gambar 8.5. D-FF 8-bit. Tabel Kebenaran dan Simbol Rangkaiannya.

Sedangkan outputnya terdiri dari 8-bit yaitu Q_n (Q₀ sampai Q₇). Setiap D hanya terkait dengan satu Q tertentu, misalnya Q₃ hanya dipengaruhi D₃ dan seterusnya.

Seperti tampak pada tabel dalam gambar 8.5, izin perubahan diberikan oleh Rising Clock atau transisi pin CP dari LOW ke HIGH.

Tetapi jika MR direset atau dibuat menjadi LOW, maka seluruh pin Q_n dipaksa jadi LOW tanpa menghiraukan clock maupun D_n. Sehingga dalam operasi normalnya, MR harus HIGH dan kesempatan perubahan hanya pada saat pin CP mengalami transisi dari LOW ke HIGH.  

Gambar 8.6. Rangkaian D-FF 8-bit

2. RS-FF

Flip-flop ini mempunyai dua masukan dan dua keluaran, di mana salah satu keluarannya (y) berfungsi sebagai komplemen.

Sehingga flip-flop ini disebut juga rangkaian dasar untuk membangkitkan sebuah variabel beserta komplemennya.

RS Flip Flop mempunyai 2 input yaitu, S=Set dan R=Rest. Mempunyai 2 output yaitu Q dan    . Bertindak sebagai 1 bit memori dengan output Q sebagai nilai bit tersebut. S=1, R=1 tidak di benarkan (tidak boleh diset serentak (karena akan menghasilkan output yang tidak konsisten.

Flip-flop RS dapat dibentuk dari kombinasi dua gerbang NAND atau kombinasi dua gerbang NOR. Lihat gambar 1 dan 2.

Gambar 1 Skematik RS FlipFlop

Gambar 2 Simulasi RS Flip-Flop

3. JK-FF

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock.

Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada

 

Gambar JK-FF. (a) Rangkaian. (b) Tabel Kebenaran. (c) Simbol.

Sesuai kondisi input JK, ada 4 kemungkinan output yang semuanya valid, yaitu:

• No Change, Tidak ada perubahan pada output jika JK = 00.
• Set K, Pin Q’ akan bernilai 1 karena JK = 01.
• Set J, Pin Q akan bernilai 1 karena JK = 10.
• Toggle, Nilai output menjadi kebalikan kondisi sebelumnya jika input JK = 11. Misalnya jika sebelumnya QQ’ = 10, setelah diizinkan clock, berubah menjadi QQ’ = 01

Rangkaian Flip-Flop (D-FF, RS-FF dan JK-FF)

Rangkaian Flip-Flop (D-FF, RS-FF dan JK-FF)

Pengertian FLIP-FLOP

• flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan.
• Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial.
• Nama lain dari flip-flop adalah multivibrator bistabil.

Jenis- Jenis  Flip-flop

• D-FF
• RS-FF
• JK-FF

1.     D-FF

D FF (Data atau Delay Flip-Flop) adalah Flip-Flop yang hanya terdiri dari sebuah input, yaitu D, sepasang output yang nilainya berlawanan, yaitu Q dan Q’, dan sepasang feedback. Selain itu, D FF juga dilengkapi dengan bit CLK atau Clock sebagai input. .

Clock ini memberikan izin, kapan saatnya nilai output boleh berubah. Ringkasnya, nilai output Q akan selalu sama dengan D dan perubahan nilai output hanya bisa terjadi jika diizinkan oleh kondisi clock.

Ada 4 macam kondisi clock, yaitu

• HIGH clock, yaitu saat nilai CLK = 1 atau HIGH.
• LOW clock, yaitu saat nilai CLK = 0 atau LOW.
• Positive Edge atau Rising Edge clock, yaitu saat transisi nilai CLK dari LOW ke HIGH atau dari 0 ke 1.
• Negative Edge atau Falling Edge clock, yaitu saat transisi nilai CLK dari HIGH ke LOW atau dari 1 ke 0.

Berikut gambarnya:

Gambar 8.3. D-FF dengan HIGH clock. (a) Rangkaian, (b) Tabel Kebenaran (c) Simbol

Pada gambar 8.3 dapat dilihat Rangkaian, Tabel Kebenaran dan Simbol D-FF. Nilai output tetap selama CLK = 0. Nilai output akan sama dengan input D saat CLK = 1. Sedangkan gambar 8.4 adalah contoh D-FF yang dilengkapi Rising Edge Clock, nilai outputnya diizinkan berubah hanya saat CLK transisi dari LOW ke HIGH seperti dapat dilihat pada tabel kebenaran dalam gambar 8.4.b.

 Gambar 8.4. D-FF dengan Rise Clock. (a) Rangkaian, (b) Tabel Kebenaran (c) Simbol

Terkait implementasinya, biasanya D-FF dikemas dalam IC yang berisi 8 Flip-Flop, misalnya IC yang Tabel Kebenaran dan Simbolnya dapat dilihat pada gambar 8.5. Inputnya terdiri dari MR (Master Reset), CP (Clock Pulse) dan 8-bit D_n (D₀ sampai D₇). 

Gambar 8.5. D-FF 8-bit. Tabel Kebenaran dan Simbol Rangkaiannya.

Sedangkan outputnya terdiri dari 8-bit yaitu Q_n (Q₀ sampai Q₇). Setiap D hanya terkait dengan satu Q tertentu, misalnya Q₃ hanya dipengaruhi D₃ dan seterusnya.

Seperti tampak pada tabel dalam gambar 8.5, izin perubahan diberikan oleh Rising Clock atau transisi pin CP dari LOW ke HIGH.

Tetapi jika MR direset atau dibuat menjadi LOW, maka seluruh pin Q_n dipaksa jadi LOW tanpa menghiraukan clock maupun D_n. Sehingga dalam operasi normalnya, MR harus HIGH dan kesempatan perubahan hanya pada saat pin CP mengalami transisi dari LOW ke HIGH.  

Gambar 8.6. Rangkaian D-FF 8-bit

2. RS-FF

Flip-flop ini mempunyai dua masukan dan dua keluaran, di mana salah satu keluarannya (y) berfungsi sebagai komplemen.

Sehingga flip-flop ini disebut juga rangkaian dasar untuk membangkitkan sebuah variabel beserta komplemennya.

RS Flip Flop mempunyai 2 input yaitu, S=Set dan R=Rest. Mempunyai 2 output yaitu Q dan    . Bertindak sebagai 1 bit memori dengan output Q sebagai nilai bit tersebut. S=1, R=1 tidak di benarkan (tidak boleh diset serentak (karena akan menghasilkan output yang tidak konsisten.

Flip-flop RS dapat dibentuk dari kombinasi dua gerbang NAND atau kombinasi dua gerbang NOR. Lihat gambar 1 dan 2.

Gambar 1 Skematik RS FlipFlop

Gambar 2 Simulasi RS Flip-Flop

3. JK-FF

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock.

Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada

 

Gambar JK-FF. (a) Rangkaian. (b) Tabel Kebenaran. (c) Simbol.

Sesuai kondisi input JK, ada 4 kemungkinan output yang semuanya valid, yaitu:

• No Change, Tidak ada perubahan pada output jika JK = 00.
• Set K, Pin Q’ akan bernilai 1 karena JK = 01.
• Set J, Pin Q akan bernilai 1 karena JK = 10.
• Toggle, Nilai output menjadi kebalikan kondisi sebelumnya jika input JK = 11. Misalnya jika sebelumnya QQ’ = 10, setelah diizinkan clock, berubah menjadi QQ’ = 01

Rangkaian Flip-Flop (D-FF, RS-FF dan JK-FF)

Rangkaian Flip-Flop (D-FF, RS-FF dan JK-FF)

Pengertian FLIP-FLOP

• flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan.
• Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial.
• Nama lain dari flip-flop adalah multivibrator bistabil.

Jenis- Jenis  Flip-flop

• D-FF
• RS-FF
• JK-FF

1.     D-FF

D FF (Data atau Delay Flip-Flop) adalah Flip-Flop yang hanya terdiri dari sebuah input, yaitu D, sepasang output yang nilainya berlawanan, yaitu Q dan Q’, dan sepasang feedback. Selain itu, D FF juga dilengkapi dengan bit CLK atau Clock sebagai input. .

Clock ini memberikan izin, kapan saatnya nilai output boleh berubah. Ringkasnya, nilai output Q akan selalu sama dengan D dan perubahan nilai output hanya bisa terjadi jika diizinkan oleh kondisi clock.

Ada 4 macam kondisi clock, yaitu

• HIGH clock, yaitu saat nilai CLK = 1 atau HIGH.
• LOW clock, yaitu saat nilai CLK = 0 atau LOW.
• Positive Edge atau Rising Edge clock, yaitu saat transisi nilai CLK dari LOW ke HIGH atau dari 0 ke 1.
• Negative Edge atau Falling Edge clock, yaitu saat transisi nilai CLK dari HIGH ke LOW atau dari 1 ke 0.

Berikut gambarnya:

Gambar 8.3. D-FF dengan HIGH clock. (a) Rangkaian, (b) Tabel Kebenaran (c) Simbol

Pada gambar 8.3 dapat dilihat Rangkaian, Tabel Kebenaran dan Simbol D-FF. Nilai output tetap selama CLK = 0. Nilai output akan sama dengan input D saat CLK = 1. Sedangkan gambar 8.4 adalah contoh D-FF yang dilengkapi Rising Edge Clock, nilai outputnya diizinkan berubah hanya saat CLK transisi dari LOW ke HIGH seperti dapat dilihat pada tabel kebenaran dalam gambar 8.4.b.

 Gambar 8.4. D-FF dengan Rise Clock. (a) Rangkaian, (b) Tabel Kebenaran (c) Simbol

Terkait implementasinya, biasanya D-FF dikemas dalam IC yang berisi 8 Flip-Flop, misalnya IC yang Tabel Kebenaran dan Simbolnya dapat dilihat pada gambar 8.5. Inputnya terdiri dari MR (Master Reset), CP (Clock Pulse) dan 8-bit D_n (D₀ sampai D₇). 

Gambar 8.5. D-FF 8-bit. Tabel Kebenaran dan Simbol Rangkaiannya.

Sedangkan outputnya terdiri dari 8-bit yaitu Q_n (Q₀ sampai Q₇). Setiap D hanya terkait dengan satu Q tertentu, misalnya Q₃ hanya dipengaruhi D₃ dan seterusnya.

Seperti tampak pada tabel dalam gambar 8.5, izin perubahan diberikan oleh Rising Clock atau transisi pin CP dari LOW ke HIGH.

Tetapi jika MR direset atau dibuat menjadi LOW, maka seluruh pin Q_n dipaksa jadi LOW tanpa menghiraukan clock maupun D_n. Sehingga dalam operasi normalnya, MR harus HIGH dan kesempatan perubahan hanya pada saat pin CP mengalami transisi dari LOW ke HIGH.  

Gambar 8.6. Rangkaian D-FF 8-bit

2. RS-FF

Flip-flop ini mempunyai dua masukan dan dua keluaran, di mana salah satu keluarannya (y) berfungsi sebagai komplemen.

Sehingga flip-flop ini disebut juga rangkaian dasar untuk membangkitkan sebuah variabel beserta komplemennya.

RS Flip Flop mempunyai 2 input yaitu, S=Set dan R=Rest. Mempunyai 2 output yaitu Q dan    . Bertindak sebagai 1 bit memori dengan output Q sebagai nilai bit tersebut. S=1, R=1 tidak di benarkan (tidak boleh diset serentak (karena akan menghasilkan output yang tidak konsisten.

Flip-flop RS dapat dibentuk dari kombinasi dua gerbang NAND atau kombinasi dua gerbang NOR. Lihat gambar 1 dan 2.

Gambar 1 Skematik RS FlipFlop

Gambar 2 Simulasi RS Flip-Flop

3. JK-FF

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock.

Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada

 

Gambar JK-FF. (a) Rangkaian. (b) Tabel Kebenaran. (c) Simbol.

Sesuai kondisi input JK, ada 4 kemungkinan output yang semuanya valid, yaitu:

• No Change, Tidak ada perubahan pada output jika JK = 00.
• Set K, Pin Q’ akan bernilai 1 karena JK = 01.
• Set J, Pin Q akan bernilai 1 karena JK = 10.
• Toggle, Nilai output menjadi kebalikan kondisi sebelumnya jika input JK = 11. Misalnya jika sebelumnya QQ’ = 10, setelah diizinkan clock, berubah menjadi QQ’ = 01

Rangkaian Flip-Flop (D-FF, RS-FF dan JK-FF)

Rangkaian Flip-Flop (D-FF, RS-FF dan JK-FF)

Pengertian FLIP-FLOP

• flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan.
• Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial.
• Nama lain dari flip-flop adalah multivibrator bistabil.

Jenis- Jenis  Flip-flop

• D-FF
• RS-FF
• JK-FF

1.     D-FF

D FF (Data atau Delay Flip-Flop) adalah Flip-Flop yang hanya terdiri dari sebuah input, yaitu D, sepasang output yang nilainya berlawanan, yaitu Q dan Q’, dan sepasang feedback. Selain itu, D FF juga dilengkapi dengan bit CLK atau Clock sebagai input. .

Clock ini memberikan izin, kapan saatnya nilai output boleh berubah. Ringkasnya, nilai output Q akan selalu sama dengan D dan perubahan nilai output hanya bisa terjadi jika diizinkan oleh kondisi clock.

Ada 4 macam kondisi clock, yaitu

• HIGH clock, yaitu saat nilai CLK = 1 atau HIGH.
• LOW clock, yaitu saat nilai CLK = 0 atau LOW.
• Positive Edge atau Rising Edge clock, yaitu saat transisi nilai CLK dari LOW ke HIGH atau dari 0 ke 1.
• Negative Edge atau Falling Edge clock, yaitu saat transisi nilai CLK dari HIGH ke LOW atau dari 1 ke 0.

Berikut gambarnya:

Gambar 8.3. D-FF dengan HIGH clock. (a) Rangkaian, (b) Tabel Kebenaran (c) Simbol

Pada gambar 8.3 dapat dilihat Rangkaian, Tabel Kebenaran dan Simbol D-FF. Nilai output tetap selama CLK = 0. Nilai output akan sama dengan input D saat CLK = 1. Sedangkan gambar 8.4 adalah contoh D-FF yang dilengkapi Rising Edge Clock, nilai outputnya diizinkan berubah hanya saat CLK transisi dari LOW ke HIGH seperti dapat dilihat pada tabel kebenaran dalam gambar 8.4.b.

 Gambar 8.4. D-FF dengan Rise Clock. (a) Rangkaian, (b) Tabel Kebenaran (c) Simbol

Terkait implementasinya, biasanya D-FF dikemas dalam IC yang berisi 8 Flip-Flop, misalnya IC yang Tabel Kebenaran dan Simbolnya dapat dilihat pada gambar 8.5. Inputnya terdiri dari MR (Master Reset), CP (Clock Pulse) dan 8-bit D_n (D₀ sampai D₇). 

Gambar 8.5. D-FF 8-bit. Tabel Kebenaran dan Simbol Rangkaiannya.

Sedangkan outputnya terdiri dari 8-bit yaitu Q_n (Q₀ sampai Q₇). Setiap D hanya terkait dengan satu Q tertentu, misalnya Q₃ hanya dipengaruhi D₃ dan seterusnya.

Seperti tampak pada tabel dalam gambar 8.5, izin perubahan diberikan oleh Rising Clock atau transisi pin CP dari LOW ke HIGH.

Tetapi jika MR direset atau dibuat menjadi LOW, maka seluruh pin Q_n dipaksa jadi LOW tanpa menghiraukan clock maupun D_n. Sehingga dalam operasi normalnya, MR harus HIGH dan kesempatan perubahan hanya pada saat pin CP mengalami transisi dari LOW ke HIGH.  

Gambar 8.6. Rangkaian D-FF 8-bit

2. RS-FF

Flip-flop ini mempunyai dua masukan dan dua keluaran, di mana salah satu keluarannya (y) berfungsi sebagai komplemen.

Sehingga flip-flop ini disebut juga rangkaian dasar untuk membangkitkan sebuah variabel beserta komplemennya.

RS Flip Flop mempunyai 2 input yaitu, S=Set dan R=Rest. Mempunyai 2 output yaitu Q dan    . Bertindak sebagai 1 bit memori dengan output Q sebagai nilai bit tersebut. S=1, R=1 tidak di benarkan (tidak boleh diset serentak (karena akan menghasilkan output yang tidak konsisten.

Flip-flop RS dapat dibentuk dari kombinasi dua gerbang NAND atau kombinasi dua gerbang NOR. Lihat gambar 1 dan 2.

Gambar 1 Skematik RS FlipFlop

Gambar 2 Simulasi RS Flip-Flop

3. JK-FF

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock.

Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada

 

Gambar JK-FF. (a) Rangkaian. (b) Tabel Kebenaran. (c) Simbol.

Sesuai kondisi input JK, ada 4 kemungkinan output yang semuanya valid, yaitu:

• No Change, Tidak ada perubahan pada output jika JK = 00.
• Set K, Pin Q’ akan bernilai 1 karena JK = 01.
• Set J, Pin Q akan bernilai 1 karena JK = 10.
• Toggle, Nilai output menjadi kebalikan kondisi sebelumnya jika input JK = 11. Misalnya jika sebelumnya QQ’ = 10, setelah diizinkan clock, berubah menjadi QQ’ = 01

Read More